BP6電源回路の解析と、電圧の安定性

電源回路を解析してみました。結構、面白い回路になっています。また各種電圧変動が有り、これらを安定化することで、安心して使いつづけられるBP6最終形になると思います。

このマザーは、BP6 rev 0.4で最終形 改造後の写真です。
PCIチップにこのようにヒートシンクが最初からついていた人いますか？私のは最初からついていました。

Vcore生成部

1.6Ｖ-2.2ＶくらいまでBIOSで自由に変更できるCPUコア電圧生成部です。
これはPOWER MOSFETで、１段目 a, c で5Vを生成し、２段目 b, dで1.7Ｖ等を生成しています。この種類が、REV0.4( 55N03LT)とREV0.41 ( L3103S)では異なります。
(これはスイッチング式 - 充放電で規定電圧を生成　だそうです。　当初他のレギュレーターと同種だと思っていましたが、全然違いました。お隣の金井さんに教えていただきました。なるほど入力電圧を、出力電圧の時間に対する積分量で電圧を調整している回路ということか。）

幸いREV0.4は非常に電圧変動が少なく、1.7Ｖ設定時、0.2V程度しかドロップしません。REV0.41では残念なことに0.5-6Ｖ電圧低下します。
またこの左側のみ b のコア電圧は平滑コンデンサー i から、右のW83782D(XBUS用)oに続いています。ちょっとアンバランスですね。でもこのチップは、消費電力が少なそうです。
REV 0.41の場合、この電圧系統も改良対象とします。

VTT (Vcc 1.5) 生成部

これが問題のVTT sですが、PEN IIIを載せることで、さらにCELより電力を食うようです。データシート上では2.7*2ですので５Aは実際にも流れているようです。
これは改良済みです。

Vcc 2.5生成部

この2.5Ｖ生成 eもREV0.4では1085D, REV0.41では1084Dが使用されています。いずれもデータシートが入手できないのですが、Dタイプは、5Aをはるかに下回る1.5A程度ではないかと思われます。1084のデータシートでは5Aを確認。

このVcc2.5Vも3DMARK2000など重い処理を行うと電圧が0.1-0.15V低下します。センサーがないのでOS上では確認できませんので、テスターでチェックします。特にREV0.4の1085Dはかなりふらつきます。こりゃだめですね。

この電圧も改良対象とします。

3.3Ｖ生成部1（一般用）

面白いことに3.3Ｖメモリ用は一段かませて後ろにおいてあります。クロックジェネレーターからの干渉を防止しているためと思われます。この初段３．３Ｖf, gは、双発で各種チップの電源です。クロックジェネレーター右上、HPT366チップ、PCIチップなどへ電力供給しています。レギュレーターは、LM1084を２系統で出力し、カップリングレジスターで合成して、各種チップへ供給しています。
大方の3.3Ｖを供給しているだけあって、２系統、10Aですが、テスターで測っていると、なんと3Ｖ以下まで落ちることも有りました。
回路変更して、レギュレーションアップ（急な負荷増に対処する）します。

3.3Ｖ生成部2（メモリ用）

スイッチングレギュレータhでメイン３．３Vを同一電圧で３．３Ｖレギュレーションします。電圧調整の意味よりもクロックジェネレーターからの干渉防止が主目的だと思います。この電圧も、初段３．３Ｖが下がれば、ここも下がります。この電圧もテスターでないと測定できません。
このふらつきが、特にメモリを複数枚挿している場合、不安定な要因になると思います。これも電源部改良で大幅に解消するのではないかと期待されます。